# **EUROPEAN PATENT OFFICE**

## Patent Abstracts of Japan

**PUBLICATION NUMBER** 

59147461

**PUBLICATION DATE** 

23-08-84

APPLICATION DATE

10-02-83

APPLICATION NUMBER

58021177

APPLICANT: SEIKO INSTR & ELECTRONICS LTD;

INVENTOR: TANAKA KOJIRO;


INT.CL.

H01L 29/78 G11C 11/40

TITLE

SEMICONDUCTOR NONVOLATILE

**MEMORY** 



ABSTRACT: PURPOSE: To reduce channel currents on a writing remarkably by implanting ions of the same conduction type as a substrate to a channel section positioned under an insulating film, to which a floating gate electrode is formed, and previously increasing impurity concentration in the channel section when preparing a gate type semiconductor nonvolatile memory.

> CONSTITUTION: An impurity of a conduction type different from a semiconductor substrate 1 is diffused to the surface layer section of the substrate to form a drain region 3. and the whole surface containing the region 3 is coated thinly with an Si<sub>3</sub>N<sub>4</sub> first insulating film 4 of comparatively high permittivity. A floating gate electrode 5 is placed on the film 4 while one part of its end section is made correspond to the region 3, but impurity ions of the same conduction type as the substrate are implanted to the surface under the film 4 corresponding to the electrode 5 at that time to previously form a channel region 9 in high concentration. The whole surface is coated with a second insulating film 6, a window is bored and an electrode for applying voltage VD is mounted to the region 3, and a control gate electrode 7 applying voltage VCG is set up on the film 6 corresponding to the electrode 5.

COPYRIGHT: (C)1984,JPO&Japio

## ⑩ 日本国特許庁 (JP)

①特許出願公開

# <sup>10</sup> 公開特許公報 (A)

昭59-147461

(5) Int. Cl.<sup>3</sup> H 01 L 29/78 G 11 C 11/40

識別記号 101 庁内整理番号 7514-5F 6549-5B ❸公開 昭和59年(1984)8月23日

発明の数 1 審査請求 未請求

(全 3 頁)

## **図半導体不揮発性メモリ**

②特

願 昭58-21177

20出

願 昭58(1983)2月10日

@発 明 者

加藤祐一

東京都江東区亀戸6丁目31番地

株式会社第二精工舎内

切発 明 者 神谷昌明

東京都江東区亀戸 6 丁目31番 1 号株式会社第二精工舎内 ⑦発 明 者

⑫発 明 者 小島芳和

至 田中小次郎

東京都江東区亀戸6丁目31番1

東京都江東区亀戸6丁目31番1

号株式会社第二精工舍内

号株式会社第二精工舍内

⑪出願 🧷

人 セイコー電子工業株式会社 東京都江東区亀戸6丁目31番1

号

邳代 理 人 弁理士 最上務

明 細 奮

# 

### 2 特許訊求の範囲

将体不揮発性メモリ。

(2) 前記半導体基板表面と前記拡散層表面との上に設けられた前記第1 絶縁膜と、前記第1 絶縁膜上に設けられた前記浮遊ゲート電極とから成り、前記拡散層と前記浮遊ゲート電極との間の静電谷量結合を大きくすることにより、前記拡散層が前記制御ゲート電極を採ねることを特徴とする特許関東の範囲第1項配取の半導体不縁発性メモリ。

(3) 前記制御ゲート世極に据るの電圧を印加することにより、前配浮型ゲート内の電荷 風を削記 ツエナー又はアパランシェ降状により発生するキャリアの量として検出することを特徴とする特許 請求の範囲第1項または第2項記載の半導体不協 発性メモリ。

### 3 発明の詳細な説明

本発明は、低電磁化及び小面材化の可能を浮磨 ゲート型半導体不揮発性メモリに関する。

従来の代表的を母遊ゲート型半導体不揮発性メ モリは、第1図に示すごとく半導体蒸掘1の最前 などの対策が考えられる。

本発明の第1契節例は、複雑な模擬構造になつ てかり、それ故に製造プロセスも複雑である。ま た、ドレイン選圧 VD と制御ゲート観低塩圧 Voo の2種類の罹頭を必要とする。これらを攻击した 第2英配例の断面図を第4図に示す。この構造に おいて、拡散層2と存遊グートは極5との変り台 う面検を大きくとり、第1絶縁膜を降くすること によつて拡散層 3 と評遊ゲート電極との間の容量 結合を強くして、拡散磨るが制御グートを求ねる。 即ち拡散版 3 の電圧 VD が VOO の役割も同時に 県 たすことが可能である。以上のように、第2突旋 例では、側御ゲート随極は必要ではなく、また錦 2 絶縁擬も原理的には無くてもよい。 弟2契筋例 の場合も、チャネル9の世界を強くし、弱1砲隊 膜4の静能容量を大きくするために、第1異施肉 と同様の対策(前述の(I)~(W))が有効である。

以上、本発明による半導体不揮発性メモリは、 従来のものに比べ、書き込み時の電流が非常に小さく、また従来よりも小面根であることから、日

### 特開昭59-147461(3)

日進歩して行く半導体不輝発性メモリの高無機化 に放も通したメモリの一つである。

#### 4. 図面の簡単な説明

第1 図は代表的な従来の半導体不揮発性メモリの断面図、第2 図は本発明による第1 の実施例の半導体不揮発性メモリの断面図、第3 図は第2 図に示す半導体不揮発性メモリの原理を示すポテンシャル図、第4 図は本発明による第2 の実施例の断面図である。

1 … … 半導体遊板

2 … … ソース

3 ……ドレイン、 荔板と鼻斑 関型の拡散圏

4 ……第1 絶機膜

5 …… 浮遊ゲート 電極


6 … … 铒 2 絶 段膜

7 ……制御ゲート 唯核


8,9 ... .. チャネル

以 \_E

出題人 株式会社 第二 稍工 會 代理人 弁理士 最上 統領



第2团



等 3 区 B B A 5 4 9 1 A

